Cette nouvelle édition de langage VHDL s'adresse particulièrement aux étudiants en Licences professionnelles EEA, en Masters EEA et aux élèves ingénieurs. L'utilisation d'un langage évolué (Hardware Description Langage, comme VHDL ou Verilog) dans la modélisation et la conception des circuits intégrés numériques est aujourd'hui indispensable. La quatrième édition de cet ouvrage présente le tout nouveau standard VHDL-2008, disponible aujourd'hui sur la plupart des outils de simulation et de synthèse.

Pour découvrir l'ensemble des possibilités offertes par le langage VHDL, le lecteur est invité à suivre des exemples qui l'amènent à réaliser des applications faciles à implanter dans un circuit programmable. Les tests et les pièges à éviter sont également présentés dans cette démarche d'élaboration d'un nouveau composant numérique.

• Modélisation et synthèse : le même langage
• Conception et test des circuits numériques
  • Décrire le circuit
  • Tester son fonctionnement
  • Quelques pièges
• Simulation, de la sémantique du langage vhdl au modèle rétro-annoté vital
  • Parallélisme et algorithmes séquentiels : signaux, variables et processus
  • Bus, conflits et arithmétique de vecteurs : le standard ieee-1073.3
  • Communiquer avec l'environnement et le simulateur
  • Violation des règles temporelles
• Le langage VHDL, éléments de syntaxe
  • Le formalisme de Backus et Naur
  • Les objets du langage
  • Les instructions
  • Structures d'un programme
• Exercices corrigés