Reconfiguration dynamique des deux niveaux caches l1 et l2
Mpsoc a architecture homogène
Asmaa Bengueddach - Collection Omn.pres.franc.
116 pages, parution le 04/09/2015
Résumé
La hiérarchie mémoire contribue largement à la consommation énergétique des MPSoC (Multi-Processors-System-On-Chip). Dans ce Livre, nous présentons une technique de réglage de deux niveaux de caches (nommés L1 et L2) basée sur une exploration intelligente des paramètres du cache : taille totale, taille de la ligne et l'associativité. L'objectif principal est d'y trouver les meilleures configurations (L1 & L2) associées à chaque intervalle de l'application embarquée. Nous validons notre approche en utilisant un ensemble de programmes de test de la famille des MiBench et Spec2006 sur des outils de simulation d'architectures de systèmes multi-cores.
Caractéristiques techniques
| PAPIER | |
| Éditeur(s) | Presses Academiques Francophones |
| Auteur(s) | Asmaa Bengueddach |
| Collection | Omn.pres.franc. |
| Parution | 04/09/2015 |
| Nb. de pages | 116 |
| Format | 15 x 22 |
| Couverture | Broché |
| Poids | 182g |
| EAN13 | 9783841634504 |
Avantages Eyrolles.com
Livraison à partir de 0,01 € en France métropolitaine
Paiement en ligne SÉCURISÉ
Livraison dans le monde
Retour sous 15 jours
+ d'un million et demi de livres disponibles
Consultez aussi
- Les meilleures ventes en Graphisme & Photo
- Les meilleures ventes en Informatique
- Les meilleures ventes en Construction
- Les meilleures ventes en Entreprise & Droit
- Les meilleures ventes en Sciences
- Les meilleures ventes en Littérature
- Les meilleures ventes en Arts & Loisirs
- Les meilleures ventes en Vie pratique
- Les meilleures ventes en Voyage et Tourisme
- Les meilleures ventes en BD et Jeunesse
